Chipdesign-Agenten lernen Selbstkontrolle
Siemens und Nvidia erweitern ihre Partnerschaft auf der Design Automation Conference (DAC) in Long Beach mit einem klaren Versprechen: KI-Agenten sollen künftig ihre eigene Arbeit überprüfen. Die Fuse EDA AI Agent Platform bekommt ein Selbstverifikations-Upgrade, bei dem autonome Agenten jeden Schritt gegen deterministische Physik-Engines validieren, statt sich auf die Ausgabe des Sprachmodells zu verlassen.
Dabei geht es um eine zentrale Schwachstelle agentischer KI im Chipdesign. Ein Sprachmodell kann RTL-Code schreiben oder Design-Regel-Verletzungen beheben. Wenn es sich dabei irrt, fällt der Fehler oft erst beim Tapeout auf, wenn die Maskenkosten bereits gebunden sind. Siemens schließt diese Lücke, indem der Agent innerhalb einer Schleife arbeitet, die von den eigenen Signoff-Tools gesteuert wird. Diese Werkzeuge liefern ein binäres Bestanden oder Nicht bestanden, das nicht vom Urteil des Modells abhängt.
Drei EDA-Riesen zeigen autonomous Design auf der DAC
Siemens ist nicht allein. Auf derselben Konferenz präsentierte Synopsys einen Verifikations-Agenten, der den gesamten Testzyklus eines Chips ohne menschlichen Eingriff absolvieren soll. Das Unternehmen nennt eine Beschleunigung um das Fünfzigfache gegenüber traditionellen Workflows und 20 Prozent mehr Testabdeckung. Allerdings stammen alle Leistungszahlen von den Anbietern selbst, ohne unabhängige Benchmarks oder benannte Kundendesigns.
Cadence wiederum kündigte autonome KI-Agenten an, die Designintentionen verstehen und komplexe Ingenieuraufgaben mit minimalem menschlichem Eingriff umsetzen sollen. Das Unternehmen spricht von Super-Agenten, die Multi-Domain-Workflows orchestrieren. Auch hier fehlen externe Validierungsdaten.
Alle drei Anbieter bauen auf Nvidias Agent Toolkit auf. Siemens nutzt NeMo Gym für das agentische Training, Nvidias OpenShell als sichere Laufzeitumgebung und Nemotron-3-Ultra-Modelle mit Switchyard für erweiterte Schlussfolgerungen. Synopsys setzt auf dieselbe Kombination aus Agent Toolkit, Nemotron und OpenShell. Cadence integriert Nvidias PhysicsNeMo und CUDA-X-Bibliotheken für physikbasierte Simulationen.
Was Selbstverifikation in der Praxis bedeutet
Die Siemens-Lösung deckt den gesamten Design-Flow ab: von High-Level-Synthese über Catapult, digitale Verifikation mit Questa One und Veloce, Custom-IC-Design mit Solido, physische Implementierung in Aprisa bis hin zur Signoff-Verifikation mit Calibre und Design-for-Test mit Tessent. Auch 3D-IC-Integration über Innovator3D IC und PCB-Layout mit Xpedition werden unterstützt.
Zusätzlich erhält die Solido Characterization Suite agentische Workflows, die Timing-Bibliotheken automatisch generieren und verifizieren. Ein neues Tool namens Solido Layout Analyzer soll parasitäre und layoutabhängige Effekte in Post-Layout-Designs per natürlicher Sprache analysieren und Korrekturempfehlungen erstellen.
STMicroelectronics, der einzige namentlich genannte Kunde in der Ankündigung, hat die Software noch nicht im produktiven Einsatz. Ein Manager für nichtflüchtigen Speicherentwurf äußerte sich vorsichtig optimistisch: Sein Team plane, die Vorteile in laufenden Design-Aktivitäten zu testen und zu validieren.
Benchmark-Lücke und Verfügbarkeit
Ein grundsätzliches Problem bleibt: Für agentische Design-Flows gibt es kein MLPerf-Äquivalent, keine unabhängige Instanz, die vergleichbare Ergebnisse über Anbieter hinweg veröffentlicht. Nvidias Behauptung, Nemotron 3 Ultra führe bei agentischem RTL-Coding unter offenen Modellen, beruht auf einem Benchmark, den Nvidia selbst veröffentlicht, gemessen mit einem Agenten aus der eigenen Forschungsabteilung. Siemens spricht von einer zehnfachen Beschleunigung bei der Charakterisierung und fünf- bis zehnfachen Token-Kostenreduktion. Nvidia nennt mehr als zehn. Schon die beiden ersten Parteien können sich nicht auf eine Zahl einigen.
Die Verfügbarkeit ist ein weiteres Fragezeichen. Siemens kündigt die erweiterten Funktionen für kommende Releases seines EDA-Portfolios an, ohne konkrete Termine zu nennen. Synopsys plant die Auslieferung für die zweite Hälfte 2026, ein Zeitfenster, das bereits begonnen hat. Siemens hat zudem in der Vorwoche zwei EDA-Unternehmen übernommen: Precision Innovations aus San Diego für KI-gestützte Chipplanung auf Basis von OpenROAD und Defacto Technologies. Beide Deals sollen im dritten Quartal 2026 schließen.
Was sich ändert für die Branche
Die Verschiebung von einfacher Automatisierung hin zu selbstverifikativen Agenten könnte die Art verändern, wie Halbleiterteams arbeiten. Anstatt Aufgaben schrittweise an Werkzeuge zu übergeben, orchestrieren Agenten ganze Workflows und validieren sich selbst. Wenn die Zahlen auch nur annähernd stimmen, würde die Verifikationsphase, die laut Synopsys bis zu 70 Prozent des Design-Aufwands ausmacht, drastisch schrumpfen.
Allerdings bleibt die Branche auf Herstellerangaben angewiesen. Bis unabhängige Benchmarks oder Produktionsdaten von Kunden vorliegen, ist Vorsicht geboten. Der Übergang von agentischer KI im Chipdesign von einer Demo zu einem vertrauenswürdigen Werkzeug erfordert mehr als Marketingzahlen. Er braucht Transparenz, Reproduzierbarkeit und echte Produktions-Erfahrungen.
